라디오 전자 및 전기 공학의 백과사전 디지털 주파수 변환기. 무선 전자 및 전기 공학 백과사전 안정적인 반복 속도의 펄스는 일반적으로 주파수를 필요한(대부분 정수) 횟수만큼 낮추는 분배기를 사용하여 수정 발진기 신호에서 형성됩니다. 그러나 필요한 수정 공진기가 없기 때문에 초기 주파수와 요구 주파수의 비율이 정수가 아닌 경우가 많아 분수 변환 계수를 갖는 제산기를 사용해야 하는 경우가 많다[1, 2]. 사실, 그들이 형성하는 진동의 기간은 일정하지 않지만 일부 장치에서는 이것이 중요하지 않습니다. 독자에게는 이러한 장치의 다른 버전이 제공되며 작동 원리는 다음과 같습니다. 생성기 신호 주파수 f를 필요한 값 fo와 절대 오차 dt의 합으로 나타내면 주파수 fo를 얻기 위해 빼기 연산을 수행하는 것으로 충분합니다(fo=f-df). 실제로는 n=f/df가 가장 가까운 정수로 반올림된 각 펄스의 반복률 f가 있는 펄스 시퀀스에서 제거해야 합니다. 예를 들어, f=10147kHz, a fo=10000kHz, df=147kHz 및 n=10147/147=69,27, 즉 69인 경우 원래 시퀀스에서 모든 69번째 펄스를 제외하면 fo= ff/69가 됩니다. ==10147-10147/69=9999,943kHz. 이 경우 제거된 펄스의 수를 반올림하여 발생하는 상대 오차는 -5,7 * 10-6이며 발전기를 조정하여 쉽게 제거할 수 있습니다. 이 방법을 구현하는 주파수 변환기의 블록 다이어그램은 그림 1에 나와 있습니다. 1. 카운터 D2, 디코더 D2 및 리셋 및 잠금 펄스 발생기 G1는 변환 계수 n을 갖는 주파수 분할기를 형성합니다. 수정 발진기 G2에서 숫자 n의 펄스가 도착하면 신호가 디코더 D2의 출력에 나타나 발진기 G3를 켭니다. 그것에 의해 생성된 단일 펄스는 D1 키의 입력 중 하나에 도달하여 이를 차단하고 동시에 카운터 D1을 1으로 설정합니다. 지연선(DT3)은 수정진동자(G2)의 펄스를 분주기 노드의 동작 지연과 같거나 약간 큰 시간 동안 지연시킨다. 이것은 스위치 DXNUMX의 입력에서 신호의 동시 수신을 보장하고 발생기 GXNUMX의 펄스 지속 시간이 충분하면 번호 n의 펄스는 시퀀스에서 제외됩니다. 그 후, 변환기의 새로운 작동 주기가 시작됩니다. n = 10143,57에서 반복률 f = 68kHz인 수정 발진기의 펄스 변환기의 개략도가 그림 2에 나와 있습니다. 1.1. 수정 발진기는 [3]에 설명된 방식에 따라 요소 DD1.2에 만들어집니다. 요소 DD2 - 버퍼. 카운터는 DD3 요소의 디코더인 미세 회로 DD4, DD1.4에서 만들어집니다. 키 DD2에 대한 수정 발진기의 펄스 통과 지연은 R2C2 회로에 의해 제공됩니다. 다이어그램에 표시된 정격에서 지연 시간(t=R2С16)은 대략 1.3ns와 같습니다. 명시적인 리셋 및 차단 펄스 발생기는 없습니다. 그 기능은 적절하게 연결된 요소 DD2과 미세 회로 DD4 - DDXNUMX에 의해 수행됩니다. 변환기의 작동은 그림 3에 표시된 타이밍 다이어그램으로 설명됩니다. 2번째 생성기 펄스가 카운터 DD4 및 디코더 DD68의 입력에 도달할 때(그림 3, a), 레벨 1이 디코더의 모든 입력(그림 3, c-d)에 설정되고 턴 지연 -on time(tz.DD4) 출력은 레벨 0(그림 3, e)이며, DD1.4 키의 입력 중 하나에 영향을 줍니다. 대략 tg.DD4와 같은 시간 t의 지연으로 인해 발생기의 68번째 펄스는 동시에 키의 다른 입력에 도달하지만(그림 3, b) 장치의 출력으로 전달되지 않습니다. , 키가 닫혀 있기 때문에(그림 3, h) . 지연 시간 td.DD1.3이 전환되고 카운터 DD1.3, DD2 레벨 3의 입력 RO에서 DD1 요소가 나타난 후(그림 3, g) 시간 td.reset 후에 카운터는 4으로 설정됩니다. 결과적으로 스위칭 시간 ts.DD4 후에 디코더 DD1의 출력에 레벨 3이 다시 나타나고(그림 XNUMX, f) 키가 열립니다. 키 차단 펄스의 지속 시간은 총 지연 시간 td.DD1.3+td.reset+td.DD4에 의해 결정되며 설명된 경우 약 60ns입니다. 이것은 시퀀스에서 지속 시간이 약 50ns인 펄스를 제외하기에 충분합니다. n = 10, 143,57, 67, 68에 해당하는 디코더 입력을 카운터 출력에 연결하는 네 가지 옵션에 대해 반복 주파수 f = 70 kHz의 수정 발진기 펄스에서 얻은 출력 신호의 주파수 값은 다음과 같이 요약됩니다. 여기서 dt는 디코더 출력의 차단 반복 주파수 펄스입니다(측정에는 Ch71-3 주파수 측정기가 사용되었습니다). 보시다시피, 필요한 값(33kHz)에 가장 가까운 주파수 값은 n = 10000에서 얻어집니다(주파수의 추가 감소는 커패시터 C71을 선택하여 달성됩니다).
차단 펄스보다 긴 수정 발진기 펄스의 지속 시간으로 제외된 펄스는 부분적으로 장치의 출력으로 전달되어 필요한 주파수의 신호를 얻는 프로세스를 방해합니다. 이 단점을 제거하는 가장 쉬운 방법은 발생기에서 나오는 펄스의 듀티 사이클을 늘리는 것입니다. 듀티 사이클 변환기는 그림 4와 [4]에 설명된 방식에 따라 수행될 수 있습니다. 작동 타이밍 다이어그램이 그림 5에 나와 있습니다. 장치는 주파수 변환기의 요소 DD1.1과 DD1.2 사이에 연결됩니다. 이 경우 요소 DD1.2의 출력에서 펄스는 수정 발진기의 모든 주파수에서 요소 DD5.1-DD5.3(45...55ns)의 총 지연 시간과 동일한 지속 시간을 갖습니다.
설명된 주파수 변환기에는 광범위한 추가 기능이 있습니다. 카운터와 디코더를 완전히 사용하여 모든 2-256번째 펄스를 차단할 수 있습니다. 가장 저렴한 비용으로 정확한 값과 낮은 주파수를 얻을 수 있습니다. 이 장치는 입력 주파수를 fo 및 df의 두 가지 구성 요소로 나누는 "분배기"로 사용할 수 있습니다. 이 경우 디코더 출력에서 가져온 펄스는 일정한 반복 주기를 가지며 수정 발진기 신호의 주파수 분할 계수는 f/df와 같습니다. 카운터 출력과 디코더 입력 사이에 논리 키를 설정하면 이진 코드 신호로 장치의 분할 계수를 직접 제어하고 코드-주파수 변환기, 주파수 변조기 등에서 사용할 수 있습니다. 또한 변환기는 fo=f+df 덧셈 연산을 구현하여 분수 주파수 곱셈(정수가 아닌)에 성공적으로 사용될 수 있습니다. 이를 위해서는 n=f/df인 각 펄스를 두 부분으로 "절단"하여 원래 시퀀스에 추가 펄스를 추가해야 합니다. 원하는 작동 모드를 얻는 것은 매우 간단합니다. 지연 회로 R2C2를 DD4 디코더 출력의 펄스가 DD12 요소의 핀 1.4에 공급되는 회로로 전송하는 것으로 충분합니다. 이 경우 차단 펄스는 생성기 펄스보다 최소 70~100ns(K155 시리즈 마이크로 회로의 경우) 더 짧아야 합니다. 발전기의 펄스 지속 시간이 짧으면 요소 DD1.2 대신 듀티 사이클 변환기가 켜집니다 (그림 4). 이 경우 장치 작동의 타이밍 다이어그램이 그림 6에 나와 있습니다. 1014,36. 곱셈 모드에서 변환기는 f = 68 kHz의 주파수에서 석영 공진기를 사용하여 테스트되었습니다. n = 1029,277의 경우 주파수 fo = XNUMX kHz가 얻어졌습니다.
변환기의 안정적인 작동을 위해서는 10...30ns 범위에서 지연 시간 t를 선택해야 할 수도 있습니다. 문학 1. Biryukov S. A. 아마추어 무선 디지털 장치.- M .: 라디오 및 통신, 1982, p. 16.
저자: A. Samoilenko, Novorossiysk; 출판물: N. Bolshakov, rf.atnn.ru 다른 기사 보기 섹션 디지털 기술. 읽고 쓰기 유용한 이 기사에 대한 의견. 과학 기술의 최신 뉴스, 새로운 전자 제품: 터치 에뮬레이션을 위한 인조 가죽
15.04.2024 펫구구 글로벌 고양이 모래
15.04.2024 배려심 많은 남자의 매력
14.04.2024
다른 흥미로운 소식: 무료 기술 라이브러리의 흥미로운 자료: ▪ 기사 컴퓨터 구성 요소 조립 절차. 무선 전자 및 전기 공학 백과사전 이 페이지의 모든 언어 홈페이지 | 도서관 | 조항 | 사이트 맵 | 사이트 리뷰 www.diagram.com.ua |