|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
라디오 전자 및 전기 공학의 백과사전 트랜지스터 증폭기의 계산. 무선 전자 및 전기 공학 백과사전
무선 전자 및 전기 공학 백과사전 / 초보자 라디오 아마추어 트랜지스터는 등장하자마자 증폭 기술에서 빠르게 지배적 위치를 차지했으며 여기에는 몇 가지 이유가 있습니다. 트랜지스터에는 필라멘트가 없으므로 가열하는 데 전력이 필요하지 않고 낮은 공급 전압에서 잘 작동하며 저항이 낮은 부하(예: 동적 라우드스피커 헤드)와 잘 일치하며 내구성과 신뢰성이 뛰어납니다. . 튜브와 달리 트랜지스터의 특성은 현저하게 비선형적이며 증폭기에서는 예를 들어 네거티브 피드백(NFB)을 도입하는 등의 추가 조치를 통해 이를 줄여야 합니다. 다소 복잡하지만 가장 일반적인 오디오 주파수 전력 증폭기 인 UMZCH의 계산에 대해 살펴 보겠습니다 (그림 51). 증폭기에 사용되는 모든 트랜지스터는 실리콘입니다.
트랜지스터 VT1 및 VT2에서 입력 단계는 차동 회로에 따라 조립됩니다. 비 반전 및 반전 입력에 적용되는 전압 차이에만 응답합니다. 이 차이는 극성에 따라 하나를 닫고 다른 트랜지스터를 엽니다. 부하 R1은 트랜지스터 VT1의 컬렉터 회로에 포함되어 있지만 컬렉터 전류의 일부는 최종 단계 VT3 트랜지스터의 기본 회로로 보내져 바이어스와 신호를 제공합니다. 최종 단계는 트랜지스터가 직렬 연결된 푸시 풀 회로에 따라 트랜지스터 VT4 및 VT5에 조립됩니다. 다이오드 VD1 및 VD2에 의해 생성된 바이어스에 따라 클래스 AB 또는 심지어 B 모드에서 작동합니다. 앰프는 격리 커패시터 없이 켜진 동적 헤드 BA1에 로드됩니다. 휴지 모드에서는 앰프 출력의 전압이 거의 XNUMX이기 때문입니다. 증폭기는 동일한 출력 전압을 가진 바이폴라 소스(그림 52)에 의해 전원이 공급됩니다. 증폭기 및 전원 공급 장치 회로는 매우 단순하지만 그럼에도 불구하고 조립된 설계는 매우 효율적이며 우수한 매개변수를 제공할 수 있습니다.
추가 개선 사항은 저항 대신 트랜지스터 전류 생성기 설치, 전원의 전압 안정기, 개별 단계 사이의 이미 터 팔로워 켜기 등으로 귀결됩니다. 간행물. 가장 간단한 회로 계산을 진행하겠습니다. 증폭기(그림 51)는 가장 단순한 형태의 연산 증폭기(op-amp)에 지나지 않습니다. 연산 증폭기에는 보편적이고 가장 광범위한 적용을 보장하는 여러 가지 장점이 있습니다. 이상적인 연산 증폭기의 입력 저항과 이득은 무한대이고 출력 저항은 XNUMX입니다. 이상적인 연산 증폭기는 입력의 전압 차이에만 반응합니다. 이것은 입력에서 동시(공통 모드) 전압 변화가 출력 신호로 이어지지 않는다는 것을 의미합니다. 우리의 연산 증폭기는 이상적이지 않습니다. 입력 임피던스는 수십 킬로옴이고 이득은 수천이며 입력 신호 공통 모드 억제는 20...40dB를 초과하지 않습니다. 그럼에도 불구하고 이상적인 연산 증폭기와 같은 방식으로 켜지고 작동합니다(그림 53).
입력 신호는 디커플링 커패시터 C4를 통해 비 반전 입력 DA1에 공급됩니다 (삼각형에있는 것은 그림 51의 회로에 해당하지만 K157UD1과 같이 강력한 출력을 가진 다른 연산 증폭기 일 수도 있습니다 , K174UN11 등). 저항 R4는 입력에서 제로 전위를 설정합니다. 이득을 줄이고 동시에 비선형 왜곡을 줄이고 증폭 주파수 대역을 확장하는 네거티브 피드백이 없으면 연산 증폭기가 작동하지 않습니다. OOS는 증폭기 출력에서 저항 R6을 통해 반전 입력으로 공급됩니다. 직류 이하 주파수에서는 C5R5 체인이 아무런 역할을 하지 않으므로 피드백의 깊이는 100%입니다. 이는 출력 및 반전 입력의 전위도 6임을 의미합니다. 실제로 출력 전위의 가장 작은 편차, 예를 들어 양의 방향은 저항 RXNUMX을 통해 반전 입력으로 전송되고 증폭되어 출력 전위가 감소하여 초기 편차를 보상합니다. 3H 교류의 경우 다른 문제입니다. 분배기 R6R5는 OOS 회로에서 작동하고 UvyxR5 / (R5 + R6)와 동일한 교류 출력 전압의 일부만 반전 입력으로 전송됩니다. 입력의 전압은 거의 동일하므로(연산 증폭기의 이득이 천 단위임을 잊지 말자) 이득 공식은 다음과 같습니다. K = 유빅스/UBX=1 + R6/R5. 증폭기 fH의 낮은 통과대역 주파수에서 커패시터의 리액턴스는 저항 R5의 저항보다 작아야 하므로 C5≥ 1/2πfHR5. 그림의 회로 요소 계산을 완료하려면 53, 저항 R4 및 R6의 저항을 선택하는 것은 우리에게 남아 있습니다. 그것들을 동일하게 사용하는 것이 좋습니다. 그러면 이러한 저항을 통과하는 동일한 연산 증폭기 입력 전류도 동일한 전압 강하를 유발합니다. 입력의 전압 차이는 50으로 유지됩니다. 그럼에도 불구하고 이러한 전압 강하는 크지 않아야 하며 100 ~ XNUMXmV로 제한하는 것이 합리적입니다. 따라서, R4 = R6 = (0,05...0,1)/iin. 예를 들어, iin = 1μA인 경우 저항의 저항은 50 ... 100kOhm과 같습니다. 이제 OS의 내부 요소 계산을 진행하겠습니다(그림 51 참조). 입력 트랜지스터 VT1 및 VT2의 전류(동일함)는 i1 = i2 h21e 여기서 h21e는 공통 이미 터가있는 회로에서 입력 트랜지스터의 정적 전류 전달 계수입니다 (가능한 경우 동일해야 함). 트랜지스터의 총 전류는 저항 R2를 통과하며, 그 양단의 전압 강하는 전원 전압 En보다 0,5V(개방 트랜지스터의 임계 전압) 미만이어야 합니다. 여기에서 R2 = (En-0,5)/2i1 h21e = 100 및 iin = 1μA인 경우 각 입력 트랜지스터의 전류는 0,1mA가 되고 En = 2V에서 저항 R6의 저항은 27kOhm입니다. 전류 나는 트랜지스터 VT1을 열기에 충분한 저항 R3 양단의 전압 강하를 생성해야 합니다. 0,5V 이상. 따라서 저항 R1의 저항은 R1 = 0,5/i1 이 예에서 R1 = 5kOhm입니다. 더 많이 선택하면 전류 i의 상당 부분이 최종 단계 VT3의 트랜지스터베이스로 전달됩니다. 이는 허용될 수 있습니다. 여기서 i3은 트랜지스터 VT3의 콜렉터 전류입니다. h21ЭЗ - 현재 전송 계수. 현재 i3는 추가 계산에서 결정됩니다. 그런 다음 사전 터미널 및 터미널 단계의 계산을 진행할 수 있으며 전자의 모드가 크게 결정되기 때문에 후자부터 시작하는 것이 좋습니다. 여기서 우리는 강력한 출력 트랜지스터의 컬렉터 특성이 필요합니다. 54 및 참고 도서에 제공됩니다.
트랜지스터 VT4와 VT5는 구조만 다를 뿐 동일한 특성을 갖는다고 가정합니다. 비슷한 쌍의 보완 트랜지스터가 업계에서 생산됩니다(예: 문자 색인이 다른 KT315 및 KT361, KT815 및 KT814, KT819 및 KT818). 특성은 다양한 기본 전류에서 콜렉터의 순간 전압에 대한 콜렉터 전류의 의존성을 보여줍니다. 그래프의 점선은 콜렉터 회로의 허용 모드 영역을 보여줍니다. 위에서 최대 콜렉터 전류, 오른쪽 - 최대 허용 콜렉터 전압, 중간 부분 -에 의해 제한됩니다. 컬렉터 전류와 전압의 곱으로 계산되는 트랜지스터의 최대 허용 소실 전력. 적재선은 어디에서도 허용 모드의 경계를 넘지 않아야 합니다. 이미 언급했듯이 트랜지스터 VT4 및 VT5는 클래스 B에 가까운 모드에서 작동합니다. 이는 신호가 없을 때 트랜지스터 양단의 전압이 Ep와 같고 전류가 4에 가깝다는 것을 의미합니다(오른쪽 로드 라인). 신호의 양의 반파에서 위쪽 트랜지스터(VT5)가 회로에서 열리고 음의 반파에서 아래쪽 트랜지스터(VTXNUMX)가 열립니다. 프로세스가 완전히 대칭이므로 상위 트랜지스터의 동작을 고려하십시오. 그것이 열리면 컬렉터 전류가 증가하고 컬렉터-에미 터 전압이 떨어집니다. 왜냐하면 전압의 양의 반파가 부하 (BA1 헤드)에서 방출되기 때문입니다. 하중 직선을 따라 왼쪽과 위로 이동하여 그림에 표시된 ik max와 Uk min을 결정합니다. 54. 특성이 없으면 전류 ik max는 최대 허용 콜렉터 전류보다 약간 적고 Uk min은 콜렉터 이미 터의 포화 전압을 의미합니다 (트랜지스터가 완전히 열렸을 때 전압 강하). 마지막 두 매개변수를 알면 앰프의 전력 출력을 계산할 수 있습니다. 실제로 부하에서 AC 전압의 범위(진폭)는 En - Uk min이고 전류 진폭 - ik max입니다. 힘은 P \u2d (En-Uk min) ik max / XNUMX. 실제로 계산을 시작하는 경우가 종종 있습니다. 출력 전력을 제공하고 공급 전압 En을 결정하고 필요한 최대 전류를 제공하고 최대 허용 매개 변수와 관련하여 해당하는 출력 트랜지스터 유형을 선택합니다(그림 54). 2). 또한 닫힌 트랜지스터의 컬렉터 전압은 거의 2En에 도달할 수 있다는 점을 염두에 두어야 합니다. 선택한 트랜지스터의 컬렉터-이미터 전압의 최대 허용 값은 XNUMXEn 이상이어야 합니다. 출력 트랜지스터 h21e4 및 h21e5의 전류 전달 계수(큰 신호 모드에서)를 알면(다시 동일한 것이 바람직함) 최대 기본 전류가 발견됩니다. ib4 = 최대 ik/h21e4 프리 터미널 스테이지의 컬렉터 전류(출력 트랜지스터와 달리 클래스 A에서 작동함)는 ib4보다 훨씬 커야 합니다. 여기에서 가장 간단한 계획의 단점이 드러납니다(그림 51 참조). 사실 신호의 양의 반파에서 트랜지스터 VT3이 열리고 증가하는 전류가 출력 트랜지스터 VT4를 엽니다. 이러한 프로세스는 충분히 잘 진행되고 있습니다. 그러나 신호의 음의 반파에서 트랜지스터 VT5가 열리고 최대 기본 전류는 저항 R3에 의해 결정되며 음의 반파 피크에서이 저항의 전압은 Uk min보다 훨씬 적습니다. ! 그렇기 때문에 프리 터미널 스테이지 i3의 큰 컬렉터 전류를 ib10보다 20 ... .4 배 더 설정하고 공식에 따라 저항 R3의 저항을 계산해야합니다 R3 = 엔/i3. 물론 이것은 수익성이 없습니다. 최종 단계에 다소 강력한 트랜지스터를 넣어야하고 전체 앰프의 효율이 떨어집니다. 출력 트랜지스터의 전류 전달 계수 증가(VT5 대신 3개 또는 3개 이상의 복합 트랜지스터 설치), 저항 R5 대신 트랜지스터 전류 생성기를 사용하여 "전압 부스트" 켜기 . 후자의 경우 저항 RXNUMX은 직렬로 연결된 두 개의 저항으로 구성되며 중간 지점은 큰 커패시터를 통해 증폭기 출력에 연결됩니다. 발생한 로컬 포지티브 피드백은 VTXNUMX 트랜지스터의 더 나은 개방에 기여합니다. 고려하지 않은 증폭기의 마지막 부분은 더 높은 주파수 영역에서 주파수 응답을 보정하는 커패시터 C1입니다. 커패시턴스는 일반적으로 작습니다 - 수십 피코 패럿. 다음 섹션에서 자세히 설명합니다. 자가진단 질문. 입력 전압 - 0,1V, 공급 전압 - ± 6,3V, 부하 저항 - 4Ohm, 주파수 응답 - 50Hz ... 12,5kHz 매개 변수를 사용하여 UMZCH를 계산합니다. 트랜지스터 유형을 선택합니다. 사인파의 최대 출력 전력을 결정합니다. 답변. 마지막 것부터 시작하겠습니다. 최대 전력 출력 모드에서 출력 단계를 계산해 봅시다. 개방형 출력트랜지스터 U의 콜렉터에 잔류전압을 가함킬로미터 = 0,3V, 출력 Um = 6V에서 RF의 가변 구성 요소의 진폭을 얻습니다. 그러면 트랜지스터를 통과하는 전류의 최대 값은 lm= 유m/RH \u6d 4 V / 1,5 Ohm-\uXNUMXd XNUMX A. 정현파 신호의 출력 전력은 P \uXNUMXd \uXNUMXd UmIm/2 = 4,5W. 출력 트랜지스터를 통한 코사인 펄스 전류의 평균값은 0,32l입니다.m (0,32는 고조파 성분으로의 펄스 분해의 제로 인자입니다). 솔 엘0 = 0,32리터m \u0,5d XNUMX A. 여기에 또 다른 대기 전류를 추가해야 합니다 I포 0,05A 정도의 출력 트랜지스터 이제 우리는 증폭기 P에 의해 소비되는 전력을 찾습니다.0 = 2En(I0 + I포)= 7W. 보시다시피 최대 전력 모드에서 증폭기의 효율은 R / R에 불과합니다.0 = 4,5W / 7W = 0,64 또는 64%. 낮은 전력에서는 효율이 훨씬 더 낮아집니다. 각 출력 트랜지스터는 전력(P0 -피) / 2 \u1,25d 816W 트랜지스터의 좋은 선택은 KT817, KTXNUMX(모든 문자 인덱스 포함)의 보완 쌍입니다. 그들의 매개 변수는 상당한 마진으로 우리의 조건을 충족합니다. 사전 단계의 전압 이득은 최소 6,3V/0,1V = 63이어야 합니다. 전력 트랜지스터의 낮은 입력 임피던스에 대한 부하가 주어지면 하나의 트랜지스터 단계는 이러한 증폭을 제공하지 않으므로 최소 두 단계는 필요합니다. 그림의 다이어그램 51-53. 초과 증폭은 저항 비율 R53/R6가 약 5 ... 60인 OOS(그림 70)를 도입하여 감쇠됩니다. 저자: V.Polyakov, 모스크바
곤충용 에어트랩
01.05.2024 지구 자기장에 대한 우주 쓰레기의 위협
01.05.2024 벌크 물질의 고형화
30.04.2024
▪ 사이트 섹션 전류, 전압, 전력 조정기. 기사 선택 ▪ 기사 단두대는 어디에서 발명되었습니까? 자세한 답변 ▪ 기사 범용 매칭 장치. 무선 전자 및 전기 공학 백과사전 ▪ 기사 플랫 다이어프램 라우드스피커 헤드(LF, MF, HF 및 SHP). 무선 전자 및 전기 공학 백과사전
홈페이지 | 도서관 | 조항 | 사이트 맵 | 사이트 리뷰
www.diagram.com.ua |
다른 기사 보기 섹션 
과학 기술의 최신 뉴스, 새로운 전자 제품:
이 페이지의 모든 언어