|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
라디오 전자 및 전기 공학의 백과사전 DPCD를 사용한 PLL 기반 합성기 계산. 무선 전자 및 전기 공학 백과사전
무선 전자 및 전기 공학 백과사전 / 아마추어 무선 계산 이 기사의 목적은 합성기 초소형 회로(KR1015XK2,3)의 예를 사용하여 DPCD가 가장 간단하고 대부분의 사람들이 접근할 수 있는 PLL을 기반으로 하는 주파수 합성기의 분할 비율 및 주파수 비율 계산을 보여주는 것입니다. 아마추어 라디오. 이 기사에서는 주파수 합성기 회로를 제안하지 않고 분할 계수와 주파수 비율만 계산합니다. 제시된 범용 합성기 제어 회로는 직렬 데이터 입력(KR1015XK2,3 등 [8])이 있는 합성기 마이크로 회로용입니다. 다른 유형의 합성기 초소형 회로는 인터페이스가 더 편리하며 실제로 추가 "바디 키트"(NJ8820 초소형 회로[2, 3])가 필요하지 않습니다. 따라서 신디사이저의 블록 다이어그램만 제공되며 전체가 아닌 경우에도 제공됩니다. 더욱이, 그 주요 부분(VD 및 LPF 제외)은 일반적으로 주파수 합성기(예: KR1015XK2,3, NJ8820 등[8])의 미세 회로에 포함됩니다.
합성기 [1]의 블록 다이어그램이 그림 1에 나와 있으며, 여기서 다음 지정이 허용됩니다.
합성기 제어 코드는 그림 2에 나와 있습니다.
신디사이저의 주요 주파수 비율: - dF - 최소 주파수 그리드 단계; - dF=N*Fo, 여기서 N은 VD의 나눗셈 계수가 변경되는 정수입니다. - Fo - FD의 기준 주파수; - FBX - 합성 주파수 Fin \uXNUMXd Fo * K * Kdpkd + Fo * N * Kps, 여기서 K는 VD(Kvd)의 분할 계수입니다. 나눗셈 계수 계산 나머지가 없는 정수. PS Kps \uXNUMXd (Fin / (Fo * K) - Kdpkd) / (N * Fo)의 분할 계수, 즉 효율성을 계산할 때 나눗셈의 나머지를 최소 주파수 그리드 단계로 나눈 값입니다. 분할 계수 OD 코드 = Fkv / Fo, 즉. 참조 수정의 주파수를 PD의 참조 주파수로 나눈 값입니다. 일부 유형의 신디사이저에는 고정 OD 분할 비율이 있습니다(KR1015HKZ는 코드=1024, 2560, 5120). 신디사이저 계산 예 1. 초기 데이터: - 합성기 - 마이크로 회로 KR1015HKZ(Kdpkd <4095, 코드 5120, 2560,1024, Fmax<10MHz). - 외부 분배기 K1507IE1(Kvd 10/11,20/22,40/44); - 핀 = 135000kHz; - dF=25kHz. 2. Fin 및 Fmax를 기반으로 Kdel 20/22를 선택합니다. Kvd=20, N=2. 다음으로 Fo를 dF/N=25/2= 12,5kHz로 계산합니다. Code=1024, Fkv=12,5*1024=12800kHz로 가정하겠습니다. Kdel 40/44를 취하면 Fo=6,25kHz가 되고 Code=1024 Fkv=6,25*1024=6400kHz가 됩니다. 이제 dFdpkd(DPKD 코드 단위당 주파수 단계)를 FoKvd=b,25*40=250으로 정의해 보겠습니다. 다음으로 DPKD 코드와 PS 코드를 계산할 수 있습니다. 코드 DPKD=Fin/(dFdpkd==135000/250=540. 나머지가 0이므로 코드 PS=XNUMX입니다. 135050kHz의 주파수에 대해 나머지 = 50이므로 코드 PS=50/25=2입니다. 3. 계산할 때 다음 제한 사항을 고려해야 합니다. - 최소 및 최대 DPKD 코드(선택한 신디사이저 유형에 따라 결정됨) - 최대 PS 코드는 > Kvd여야 합니다. - 신호 및 기준 발진기 입력의 최대 주파수. 범용 신디사이저 제어 회로 이 버전의 체계는 VHF FM 대역 145MHz, 80개 기본 채널 및 80개 추가 채널을 위해 설계되었습니다. 이 체계는 두 개의 기본(독립) 노드로 구성됩니다. - 합성기의 코드를 생성하고 입력하기 위한 체계; - 채널 번호 및 표시를 생성하기 위한 체계. 코드 생성 및 입력 회로(그림 3)는 KR1015XK3 유형의 합성기 또는 직렬 형식(최대 32비트)의 코드 입력이 있는 기타 합성기를 위해 설계되었습니다. 주어진 변형은 2자리 코드용으로 설계되었습니다.코드 용량을 변경하려면 카운터 DXNUMX의 K 재계산을 변경해야 합니다. 신디사이저에 입력된 주파수의 코드는 ROM에 기록됩니다. ROM 펌웨어를 구성하는 방법은 아래에 설명되어 있습니다.
이 구성표에는 다음 노드가 포함됩니다. - 발전기 및 카운터 디바이더 20(D1.1, D1.2, D2, VD1, VD2) - 실행 및 바인딩 계획(D3, D1.5) - 신디사이저(D5, D6, D1.3, D1.4, D4, VT1)의 코드 생성 및 신호 기록 방식. 회로는 START 펄스에 의해 시작됩니다. 바인딩 회로는 생성기 펄스 D2, D5의 리딩 에지에 연결된 카운트 활성화 펄스 D1와 전원 켜기 D2를 생성합니다. 20개의 펄스를 카운트한 후 트리거 회로는 원래 상태로 돌아가고 D5에서 전원이 제거됩니다. D6 출력에서 데이터가 출력되고, D4 출력에서 합성기에 대한 데이터 입력 클럭이 출력되고, 출력 13 D3.2에서 합성기 PDCA에 대한 코드 쓰기 신호가 출력됩니다(항상 높은 수준을 가질 수 있음). 범용 신디사이저 제어 회로의 작동 1. 선택한 채널의 코드가 설정됩니다(핀 1-6,23, 22,19D5의 TTL 레벨). 2. START 신호(양의 펄스)에서 트리거 D1은 "3.1"로 설정됩니다. 3. D 1.1, D 1.2에서 발생기에 의해 생성된 클록의 양의 에지는 "1" 트리거 D3.2로 설정됩니다. 핀 12 D3.2의 로우 레벨 신호는 카운터(계수 20)가 D2.1, D2.2에서 작동하도록 하고 핀 13 D3.2의 하이 레벨 신호는 클록 기록을 신시사이저로 출력하도록 합니다. D4를 통해 전원이 공급되고 D5 및 VT1.5을 사용하여 ROM D1에 전원이 공급됩니다. 신디사이저 선택 입력(REC)에서도 하이 레벨 신호가 형성됩니다. 4. 신디사이저에 입력된 데이터는 D6 멀티플렉서를 사용하여 직렬 코드로 변환됩니다. 5. 데이터 기록 클럭 펄스는 D1.1, D1.2, C1.3, C1.4, R2 요소에 의해 생성기 펄스 D3, D4로부터 형성됩니다. 생성기의 클록 펄스가 지연된 다음 리딩 에지에서 짧은 펄스가 형성됩니다. 따라서 쓰기 클럭은 항상 정확히 해당 데이터 비트에 해당합니다. 6. 카운터가 20개의 펄스를 계산한 후 핀 11 D2.2 및 5 D2.1에 높은 수준의 신호가 나타나 핀 4 D3.1 및 10 D3.2에 높은 수준의 신호가 나타납니다. 트리거 D3.1, D3.2는 초기 상태로 설정됩니다. 따라서 카운터가 카운트를 중지하고 ROM에서 전원이 제거되고 합성기에 대한 쓰기 클럭의 공급이 중지되고 합성기 선택 신호(REC)가 낮아지고 입력된 데이터가 합성기 카운터에 입력됩니다. 7. 코드를 변경한 후 START 신호를 보내야 하며 새 코드 값이 신디사이저에 입력됩니다. 8. 회로는 3 ... 15V의 전압으로 전원을 공급할 수 있는 CMOS 미세 회로를 기반으로 합니다. ROM은 5V로 전원이 공급되므로 전원 공급 전압에 따라 저항 R6을 선택해야 전원이 공급될 때 ROM에 적용하면 5 .. .5,5 V를 초과하지 않습니다. 9. 또한 신디사이저에는 일반적으로 제어 입력에 대한 TTL 레벨이 있으므로 신디사이저에 공급되는 신호에 대해 레벨 클램핑 회로를 켜야 할 수도 있다는 점을 고려해야 합니다. 레벨 고정 회로 - 신호 회로에 직렬로 연결된 저항 (1 ... 5 kOhm)과 음극으로 합성기 전원 회로에 연결된 다이오드. 10. 위의 조정 방식은 필요하지 않습니다. 표시된 정격(약 100kHz)에서 발생기의 주파수는 중요하지 않습니다. 채널 번호 및 표시 생성 방식 회로(그림 4)에는 채널 번호(D5, D6, HL7, HL8)를 표시하고 ROM을 지정하는 데 사용되는 채널 번호(D1, D2)의 BCD 카운터가 포함되어 있습니다. 이 방식에서 구현할 수 있는 최대 채널 수는 99개(위 방식에서 최대 채널 수는 80개)이다.
카운터가 켜지고 오버플로되면 회로는 40번째 채널로 설정됩니다(카운터 D3, D5의 SO ... S6 입력 납땜으로 설정할 수 있음). 버튼 S1, S2는 채널 번호를 늘리거나 줄입니다. S3 버튼은 예를 들어 리피터 모드에서 전송 주파수를 600kHz로 줄이기 위해 신디사이저 코드를 수정하도록 설계되었습니다. 요소 D1.5, D1.6, D2.6, D4에서 카운터 설치 계획이 만들어집니다. 요소 C8...C11,VD4...VD7,R14...R18에서 합성기 코드 입력 회로용 START 신호 생성 회로가 만들어집니다. 그림에서 알 수 있듯이 START 신호는 다음과 같은 경우에 발생합니다. - 채널 번호 변경(버튼 S1, S2 사용) - 코드 수정(S3 버튼을 눌렀다가 떼기) - 전원을 켤 때(요소 D1.5.D1.6). START 신호 생성 회로 그림 5는 채널 번호를 생성하기 위한 전자 회로 대신 PP8-1 유형 또는 유사한 코딩 스위치를 사용할 때 사용하기 편리한 START 신호 생성 회로의 변형을 보여줍니다. 이 회로는 실제로 DPCD의 코드 쓰기 펄스의 위상을 합성기 기준 주파수의 위상에 연결하는 회로로, 일정한 코드를 쓸 때 합성기 위상 판별기의 출력에서 불일치 펄스의 출현을 제거합니다. DPCD에서.
START 신호 발생 회로의 동작(그림 5) 생성기 펄스의 포지티브 에지에서 짧은 포지티브 START 펄스가 형성되어 합성기 제어 회로에 공급됩니다. 발생기 펄스의 네거티브 에지에서 트리거의 "1"로 설정되는 임펄스가 형성됩니다. 신시사이저 기준 주파수 신호의 포지티브 에지(핀 14 KR1015HKZ)는 트리거를 "0"으로 재설정합니다. 트리거 출력의 신호(네거티브 드롭)는 합성기에 입력된 정보를 카운터에 입력합니다. 따라서 정보 기록은 신시사이저의 기준 주파수에 시간 제한이 있으며 신시사이저의 위상 검출기 출력에서 불일치 펄스의 출현과 PLL 링의 주파수 스틱 아웃은 제외됩니다. 발진기 주파수는 채널 변경(1...10Hz)에 대한 회로 응답 속도에 따라 선택해야 합니다. 신디사이저에서 오는 신호는 약 5V의 높은 레벨을 가지고 있음을 고려해야합니다. 따라서 회로는 9V 이하의 공급 전압에서 작동합니다. 그렇지 않으면 레벨 클램핑 회로를 출력에 설치해야합니다 . 이 구성표는 요소 등급에 중요하지 않으며 구성이 필요하지 않습니다. 저자: S. Gurov, St. Petersburg; 간행물: N. Bolshakov, rf.atnn.ru
정원의 꽃을 솎아내는 기계
02.05.2024 고급 적외선 현미경
02.05.2024 곤충용 에어트랩
01.05.2024
▪ 가상 신발 피팅 ▪ 스위스 알프스의 녹는 빙하는 전례가 없는 것으로 인정
▪ 기사 Fonvizin Denis Ivanovich. 유명한 격언 ▪ 기사 누가 최초의 자동차를 만들었습니까? 자세한 답변 ▪ 기사 모바일 모르타르 믹서 운영자. 노동 보호에 대한 표준 지침 ▪ 기사 이동 부품용 제어 장치. 무선 전자 및 전기 공학 백과사전 ▪ 기사 트랜지스터 IRFP9140 - IRFPS37N 50A. 무선 전자 및 전기 공학 백과사전
홈페이지 | 도서관 | 조항 | 사이트 맵 | 사이트 리뷰
www.diagram.com.ua |
다른 기사 보기 섹션 
과학 기술의 최신 뉴스, 새로운 전자 제품:
이 페이지의 모든 언어