라디오 전자 및 전기 공학의 백과사전 디지털 리버브. 무선 전자 및 전기 공학 백과사전 최근 몇 년 동안 필요한 요소 기반의 출현으로 잔향 효과를 전자적으로 구현하는 것이 가능하게되어 잔향의 품질 및 성능 특성을 크게 향상시키고 크기 및 전력 소비를 줄일 수 있습니다. 알다시피 리버브는 아날로그 오디오 신호를 지연시키는 장치입니다. 전자 반향기에서 지연 라인의 기능은 N-비트 시프트 레지스터에 의해 수행되며, 이 레지스터의 입력은 아날로그-디지털 변환기(ADC)에 의해 변환된 입력 아날로그 신호의 디지털 등가물이 공급되고 아날로그 컨버터(DAC)가 출력에 연결되어 디지털 등가물에서 아날로그 신호를 다시 복원합니다. ADC 출력 코드는 병렬 또는 직렬일 수 있습니다. 병렬 코드를 사용하면 각 비트의 신호에 지연을 제공해야 하므로 시프트 레지스터 수가 K배로 증가합니다. 여기서 K는 ADC 비트 수입니다. 직렬 코드의 경우 지연 라인은 하나의 시프트 레지스터에서 수행되지만 출력 DAC가 병렬 카운트를 처리하는 경우 출력에서 직렬-병렬 변환기를 켜야 합니다. 첫 번째 경우의 지연 시간은 클럭 주파수에 대한 시프트 레지스터의 비트 수 비율에 의해 결정되고 두 번째 경우에는 레지스터의 비트 수와 생성 시간의 곱에 의해 결정됩니다. K비트 시리얼 코드. 지연된 신호의 좋은 품질을 얻기 위해서는 상대적으로 많은 비트의 디지털 코드가 필요하고 복잡한 ADC, DAC 및 고차 저역 통과를 사용해야 하기 때문에 이 두 방법 모두 구현하기가 상대적으로 어렵습니다. 장치의 입력 및 출력에서 필터. 시프트 레지스터에 의해 지연될 수 있는 아날로그 신호에서 디지털 시퀀스를 얻는 더 간단한 방법은 델타 변조입니다. 이를 통해 신호의 현재 값이 아니라 이전 값과 관련된 변화를 디지털화할 수 있습니다. 델타 변조기의 블록 다이어그램은 그림 1에 나와 있습니다. 0, 라. LPF는 변조기의 입력에 적용되기 전에 입력 아날로그 신호의 스펙트럼을 제한합니다. 가산기는 입력과 복원된 출력이라는 두 가지 신호의 차이를 생성합니다. 이 차이의 순시 값의 부호에 따라 비교기는 논리 레벨 1 또는 XNUMX을 출력합니다. 즉, 변조기의 출력 신호는 지속 시간과 듀티 사이클이 가변적인 펄스 시퀀스입니다. 가산기의 입력에 적용하기 위해 이 시퀀스는 펄스 셰이퍼와 적분기를 포함하는 복구 채널을 통과합니다. 복조기(그림 1b)는 본질적으로 변조기 복구 채널과 유사합니다. 델타 변조기 - 복조기 시스템의 중요한 기능은 복구 채널의 필수 ID입니다. 무화과에. 그림 2는 변조기의 특성 지점에서 신호의 단순화된 형태를 보여줍니다. A - 가산기에 공급되는 입력 신호 u(t) 및 재구성된 u*(t), B - 가산기의 차 출력 신호, C - 신호 비교기의 출력, D - 적분기의 입력으로 오는 신호. 무화과에서. 도 2는 입력 신호의 근사를 개선하기 위해 클럭 주파수를 증가시킬 필요가 있음을 보여준다. 그러나 리버브에서 동일한 지연 시간 동안 변조기와 복조기 사이에 연결된 시프트 레지스터의 "길이" 증가와 더 빠른 요소의 사용이 필요합니다.
동시에 분석 결과 클록 주파수를 변경하지 않고도 더 나은 근사값을 얻을 수 있음을 보여줍니다. 특정 지점에서 신호 곡선의 기울기에 따라(따라서 스펙트럼의 폭에 따라) 그에 따라 D 값을 변경하는 것, 즉 근사 신호의 기울기를 변경하는 것만이 필요합니다. 적분기의 적분 상수 또는 공급되는 펄스의 진폭을 변경하여 A를 변경할 수 있습니다. 아래에 설명된 리버브는 통합 상수의 변경을 사용합니다. 가변 저항으로 EXCLUSIVE OR 요소에서 신호가 적용되는 수동 집적 회로에서 나오는 전압에 의해 제어되는 전계 효과 트랜지스터가 사용됩니다. 즉, 델타 변조기는 신호 자체가 아닌 디지털 시퀀스로 변환하지만 출력에서 통합하여 원래 신호를 복원할 수 있는 파생물입니다. 델타 변조 및 그 적용에 대해서는 [I, 2, 3]에서 찾을 수 있습니다. 아래에 설명된 디지털 리버브는 적응형 델타 변조 원리를 기반으로 하며 EMI 및 EMC 기능 유닛으로, 그리고 아마추어 앙상블에서 잔향 및 에코 효과를 구현하기 위한 독립 장치로 사용할 수 있습니다. 큰 방을 시뮬레이션하기 위해 가정용 라디오 컴플렉스에서 사용하는 것도 흥미롭습니다. 잔향의 블록 다이어그램은 그림 3에 나와 있습니다. 입력 가산기는 지연된 신호 부분에 입력 신호를 추가하여 다중 사운드 반사 효과를 얻을 수 있습니다. 변조기는 이를 디지털 시퀀스로 변환하며, M비트 시프트 레지스터는 Tz 시간 동안 지연됩니다. 이 시간과 그에 따른 잔향(에코) 시간은 공식에 의해 결정될 수 있습니다. Тз=N/4, 여기서 fi는 클록 주파수입니다. 복조기는 디지털 시퀀스에서 원래 아날로그 신호를 재구성합니다. 출력 가산기는 지연된 신호를 입력에 추가하는 역할을 하며 지연된 신호의 레벨을 조정할 수 있어 잔향 깊이를 XNUMX에서 최대로 부드럽게 변경할 수 있습니다. 주요 기술적 특성.
리버브의 회로도는 그림 4에 나와 있습니다. 1. 입력 가산기는 총 신호의 스펙트럼을 제한하는 XNUMX차 저역 통과 필터의 기능을 동시에 수행하는 연산 증폭기 DAXNUMX에서 만들어집니다. 변조기는 미세 회로 DA2, DA3, DD1, 논리 소자 DD4.1 및 전계 효과 트랜지스터 VT1.1을 포함합니다. 변조기는 다음과 같이 작동합니다. 비교기 DA2는 가산기의 출력에서 나오는 신호의 전압을 DA3 적분기의 전압과 비교하고 어느 것이 더 큰지에 따라 각각 0 또는 1의 신호를 생성합니다. 이 신호는 디지털 샘플 및 홀드 장치의 기능을 수행하는 트리거 DD1.1의 정보 입력에 제공됩니다. 트리거 출력의 펄스 시퀀스는 시프트 레지스터의 입력과 저항 R5-R7에서 만들어진 유니폴라 펄스를 대칭 바이폴라 펄스로 변환하는 장치로 전송됩니다. 펄스 대칭은 트리밍 저항 R5로 달성됩니다. 다음으로, 펄스는 적분기에 공급되며, 적분 상수는 요소 DD1.1의 신호에 의해 제어되는 전계 효과 트랜지스터 VT4.1에 의해 변경됩니다. 전계 효과 트랜지스터 VT1.1, 요소 DD4.1 및 DD1 칩의 트리거는 적응 노드를 구성합니다. 이 노드는 입력 신호의 진폭과 주파수에 따라 적분 상수와 적분기 출력 신호의 기울기를 변경하므로 넓은 주파수 대역에서 우수한 신호 대 잡음비로 선형 주파수 응답을 얻을 수 있습니다. 비율. 인접한 사이클의 디지털 시퀀스에서 논리 레벨이 다르면 이는 입력 신호의 작은 변화에 해당하며 "EXCLUSIVE OR" 요소 DD4.1의 출력에 레벨 1이 형성됩니다. 전계 효과 트랜지스터 VT1.1의 게이트 전압 및 채널의 저항 증가 . 결과적으로 적분기의 시간 상수가 증가하고 그에 따라 출력 전압의 기울기가 감소합니다. 입력 신호가 크게 변경되면 적분기의 출력에서 전압의 기울기가 그에 따라 증가합니다. 시프트 레지스터는 미세 회로 DD10-DD13에서 만들어집니다. 16비트에 조직이 포함된 2K 용량의 동적 RAM입니다. 미세 회로 DD3, DD5은 주소 카운터의 기능을 수행하고 미세 회로 DD8, DD100 .- RAM의 행 주소와 열 주소를 전환합니다. 2kHz의 클록 주파수에서 모든 RAM 라인의 회전 시간이 XNUMXms 미만이기 때문에 재생 장치를 포기하는 것이 가능한 것으로 나타났습니다. 연산 증폭기 DA5, 두 개의 플립 플롭 DD9.1 및 DD9.2 및 전계 효과 트랜지스터 VT1.2에 조립된 복조기는 변조기와 동일해야 합니다(비교기가 조건부로 제거된 경우). DA4 연산 증폭기에서는 입력 가산기와 마찬가지로 31차 저역 통과 필터의 기능을 동시에 수행하는 출력 가산기가 만들어집니다. 가변 저항 R32을 사용하면 리버브의 지속 시간(깊이)과 R6.4 - 지연된 신호의 레벨을 변경할 수 있습니다. 클럭 발생기는 적분기-비교기 회로에 따라 DD6.6-DD16 요소에 조립되며, 주파수는 가변 저항 RXNUMX에 의해 원활하게 변경될 수 있으므로 지연 시간(잔향 시간 ). 요소 DD6.1-DD6.3 및 트랜지스터 VT2에는 초저주파 주파수의 사인파 발진 발생기가 조립되어 "코러스" 효과를 구현할 때 클록 발생기의 주파수를 변조할 수 있습니다. 스위치 SA1은 발전기의 주파수를 단계적으로 변경하는 데 사용됩니다. 변조 깊이는 가변 저항 R19에 의해 설정됩니다. 리버브 설정은 클럭 생성기의 작동을 확인하는 것으로 시작됩니다. 오실로스코프의 입력을 DD6.4 요소의 출력에 연결하고 화면에서 직사각형 펄스를 관찰합니다. 지속 시간은 약 1μs여야 하며 반복 주파수는 가변 저항 R16에 의해 변경되어야 합니다(가변 저항 R19 슬라이더는 회로에 따라 100 ~ 500kHz에서 더 낮은 위치로 설정됩니다. 정현파 발진 발생기에서 저항 R24 및 R29를 선택하면 정현파 파형이 생성됩니다(오실로스코프의 입력은 커패시터 C8의 음극판에 연결됨). 클록 생성기와 사인파 발진기의 작동 가능성을 확인한 후 변조기를 설정하기 시작합니다. 입력은 공통 와이어에 연결되고 오실로스코프는 연산 증폭기 DA3의 출력에 연결됩니다. 삼각형 모양의 펄스가 화면에서 관찰되며 대칭은 조정 저항 R5로 설정됩니다. 충동의 진폭. 5mV를 넘지 않아야 하며 주파수는 클록보다 140배 이상 작아야 합니다. 수행 된 작업 후 변조기의 입력은 공통 와이어에서 분리되고 입력 가산기의 출력에 연결되며 입력에는 진폭 20mV 및 주파수 3Hz의 신호가 사운드에서 공급됩니다 발전기. 연산 증폭기 DA10의 출력에는 동일한 주파수의 신호가 있어야 하지만 진폭은 180배 더 크고 입력에 대해 20° 이동해야 합니다. 입력 신호의 주파수를 14Hz에서 8kHz로 변경하면 저항 RXNUMX을 선택하여 변조기의 주파수 응답 선형성이 달성됩니다. 복조기는 변조기와 동일한 순서로 조정됩니다. 먼저 트리거 DD9.1의 D 입력이 스위치 SA3에서 분리되고 트리거 DDI.I의 직접 출력에 연결됩니다. 리버브의 입력은 공통 와이어에 연결되고 오실로스코프는 연산 증폭기 DA5의 출력에 연결되며 트리밍 저항 R38은 삼각형 신호의 균형을 맞춥니다. 그런 다음 140mV의 진폭과 20Hz ~ 14kHz의 주파수를 가진 신호가 사운드 생성기에서 공급되고 저항 R41을 선택하면 변조기와 복조기의 매개 변수가 동일합니다. 그런 다음 트리거 DD9.1의 D 입력이 스위치 SA3에 다시 연결됩니다. 복조기 출력의 신호는 입력에 비해 지연되어야 하며, 리버브 입력에서 신호를 빠르게 제거하여 (최소 클록 주파수에서) 확인됩니다. 출력에서 신호는 지연 시간과 동일한 시간이 지나면 사라져야 합니다. 출력 가산기에는 기능이 없으며 원칙적으로 즉시 작업을 시작합니다. 저항 R14를 선택하면 구성표에 따라 가변 저항 R3 슬라이더의 상단 위치에서 최대 잔향 시간(에코 반복 횟수)이 설정됩니다. 저항 R34를 선택하여 출력에서 지연된 신호의 최대 레벨을 설정합니다. 리버브에 전원을 공급하려면 출력 전압이 12V 및 2x5V인 저전력 안정화 소스가 필요합니다. 각 소스에서 소비되는 전류는 30mA를 초과하지 않습니다. 간섭을 제거하려면 병렬로 연결된 10μF의 세라믹 커패시턴스와 함께 최소 0,1μF 용량의 산화물 커패시터로 리튬 라인을 션트해야 합니다. DD10-DD13 마이크로 회로의 각 양의 출력 근처에는 0,22마이크로패럿 용량의 션트 세라믹 커패시터도 포함해야 합니다. 장치에 사용되는 트리머 저항 - SP5-3, 변수 - SP-1. 커패시터: 세라믹 - KM-5 및 KM-6, 산화물 - K50-6. OU 대신 K140UD7, K140UD6, K544UD1, K140UD8을 사용할 수 있습니다. 비교기 K554CA1은 포함 기능을 고려하여 K554CA2, K554CAZ, K521CA1-K52ICA3으로 교체할 수 있습니다. K561 시리즈의 칩은 K164 또는 K176 시리즈의 해당 칩으로 교체할 수 있습니다. 리버브를 개발할 때 목표는 품질과 성능의 상대적으로 높은 가치를 지닌 가장 단순한 장치를 만드는 것이었습니다. 변조기와 복조기에서 더 복잡한 적응 노드를 사용하여 품질을 더욱 향상시킬 수 있습니다. 주소 카운터의 "길이"의 단계적 감소로 인한 메모리 양 감소(예: 14위치 스위치 도입, 일반 방향 출력은 DD2, DD3의 결합된 R 입력에 연결됨) 마이크로 회로, 카운터 비트에 대한 위치 출력)는 지연이 완전히 제거될 때까지 에코 효과 "에서 리버브","플랜저","페이저 "등으로 순차적으로 전환할 수 있게 합니다. 그러나이 모든 것이 a로 이어집니다. 숙련된 라디오 아마추어가 원할 경우 스스로 구현할 수 있는 회로의 복잡성. 문학: 1. M. D. Venediktov, Yu. P. Zhenevsky, V. V. Markov 및 G. S. Eidus, Delta 변조. 이론과 응용. - M.: 커뮤니케이션. 1976.
저자: V. Barchukov, 모스크바; 간행물: N. Bolshakov, rf.atnn.ru 다른 기사 보기 섹션 디지털 기술. 읽고 쓰기 유용한 이 기사에 대한 의견. 과학 기술의 최신 뉴스, 새로운 전자 제품: 터치 에뮬레이션을 위한 인조 가죽
15.04.2024 펫구구 글로벌 고양이 모래
15.04.2024 배려심 많은 남자의 매력
14.04.2024
다른 흥미로운 소식: ▪ 로봇 리더
무료 기술 라이브러리의 흥미로운 자료: ▪ 기사 자연 및 인공 비상 사태로부터 인구 및 영토 보호 분야의 입법 및 법적 행위. 안전한 생활의 기본 ▪ 기사 미국 기업 IBM은 어떻게 생겨났습니까? 자세한 답변 ▪ 기사 판매 부서의 완제품 창고 관리자. 업무 설명서 ▪ 기사 대리석, 석고, 설화 석고. 간단한 레시피와 팁 ▪ 기사 전기 모터 및 스위칭 장치. 일반적인 요구 사항. 무선 전자 및 전기 공학 백과사전 기사에 대한 의견: 알렉스 25년 전 수집! 여전히 작동합니다! 신호 대 잡음 비율만 그다지 좋지 않습니다. 이 페이지의 모든 언어 홈페이지 | 도서관 | 조항 | 사이트 맵 | 사이트 리뷰 www.diagram.com.ua |